Durante os últimos quatro anos, o marketing da indústria de tecnologia tentou convencer todo mundo de que a CPU havia se tornado um mero "acessório decorativo" no data center. A narrativa dos vendedores de silício era simples, sedutora e superficial: jogue fora a arquitetura tradicional, entupa racks de servidores com GPUs de 40 mil dólares cheias de Tensor Cores, conecte tudo com barramentos proprietários e deixe a multiplicação densa de matrizes resolver qualquer problema do universo. Mas como qualquer um que estudou ciência da computação de verdade sabe: não existe almoço grátis, a física não se curva a apresentações de PowerPoint e a computação sempre cobra o preço da sua ignorância sobre fundamentos.
Nas últimas 24 horas, no palco principal do AI Infra Summit 2026 em Santa Clara, a bolha do marketing colidiu com a parede de concreto da arquitetura de computadores. Ninguém menos que Dave Patterson — lenda viva da engenharia, ganhador do Prêmio Turing, coautor da bíblia Computer Architecture: A Quantitative Approach e um dos pioneiros das arquiteturas RISC e das TPUs no Google — subiu ao palco para dar uma verdadeira aula de realidade. Ao lado de Ian Buck, vice-presidente de computação de alta performance da própria Nvidia, Patterson desmontou a ilusão: a transição dos modelos de linguagem para agentes autônomos está fazendo a demanda por CPUs explodir e transformando o processador tradicional no verdadeiro gargalo da infraestrutura de IA.
Sim, você leu certo. A própria Nvidia, que construiu uma avaliação trilionária vendendo a ideia de que GPUs eram o início e o fim da computação moderna, agora corre desesperada para promover sua CPU Vera e a interconexão NVLink Fusion. Vamos abrir o capô dessa discussão e entender o que registradores, barramentos, latência e a Lei de Amdahl têm a dizer sobre essa reviravolta técnica.
O Gargalo Real: Vazão (Throughput) vs. Latência de Instrução
Para entender por que a CPU voltou a ditar o ritmo do jogo, você precisa parar de tratar modelos de IA como caixas pretas mágicas e olhar para como as instruções são executadas no silício. Uma GPU é uma máquina massivamente paralela (SIMD/SIMT), projetada para executar a mesma operação aritmética sobre milhares de dados simultaneamente. Na inferência convencional de um chatbot — onde o modelo apenas prevê o próximo token a partir de pesos estáticos —, o gargalo é puramente vazão de memória e multiplicação de matrizes (GEMM).
Só que o mercado cansou de chatbots de suporte que apenas respondem texto bonitinho. O foco de 2026 são os chamados agentes autônomos. E o que um agente faz durante o seu ciclo de vida (tool calling loop)?
- O LLM gera um bloco de código Python ou uma chamada de função em alguns milissegundos na GPU.
- Esse código precisa ser disparado no sistema operacional do servidor através de chamadas de sistema (syscalls) como
fork()eexecve(). - O interpretador precisa alocar páginas de memória virtual via
mmap(), carregar bibliotecas dinâmicas, disparar sockets TCP/IP comconnect(), consultar APIs externas, aguardar respostas de rede, consultar bancos de dados e manipular arquivos em disco. - O agente precisa capturar a saída padrão (stdout) e os erros (stderr), fazer o parsing de árvores JSON complexas e avaliar se a execução funcionou para planejar o próximo passo.
Agora faça a pergunta que qualquer estagiário de engenharia deveria fazer: uma GPU consegue gerenciar descritores de arquivo, tratar interrupções de hardware (IRQs) ou executar branches condicionais complexos de um interpretador de software?
A resposta é um sonoro não. Uma GPU é péssima em código sequencial com desvios imprevisíveis (branch divergence). Quem faz todo o trabalho sujo de orquestração, segurança, sistema operacional e execução de código é a CPU.
A Vingança da Lei de Amdahl e o Desperdício Térmico
Aqui entra a clássica Lei de Amdahl, que todo desenvolvedor deveria tatuar no braço antes de assinar contrato com provedores de nuvem. A lei dita que o ganho de velocidade de um sistema como um todo é limitado pela fração do tempo gasta nas tarefas que não podem ser paralelizadas.
Se o seu agente gasta 100 milissegundos gerando tokens na GPU, mas gasta 900 milissegundos executando ferramentas, compilando testes unitários, fazendo parsing de strings e gerenciando sandboxes na CPU, 90% da carga de trabalho do seu agente é sequencial e dependente de CPU. Não adianta nada você comprar a próxima GPU com 200 TeraFLOPS a mais se a CPU do nó hospedeiro engasga em single-thread IPC (instruções por ciclo). Enquanto a CPU sofre com trocas de contexto no kernel e latência de I/O, sua GPU de centenas de watts fica completamente ociosa (pipeline stall), drenando energia da subestação do data center e queimando dinheiro sem gerar valor real.
Como Ian Buck admitiu abertamente no palco de Santa Clara: "A execução lenta de ferramentas de software atrasa o agente mesmo quando os processadores de IA estão prontos". Em termos de engenharia, a GPU virou passageira da CPU.
O Fim de Dennard e a Parede da Memória: 140 Mil Tokens de Contexto
Durante sua apresentação, Dave Patterson resgatou a história dos semicondutores para situar o momento crítico que vivemos. Em 1974, Robert Dennard postulou que, ao reduzir o tamanho físico dos transistores e diminuir a tensão elétrica, o consumo de potência por unidade de área permanecia constante. Foi o Dennard Scaling que permitiu a explosão de frequências de clock dos anos 80 e 90.
Só que a escala de Dennard morreu há duas décadas. Quando os transistores chegaram a poucos nanômetros, a corrente de fuga (subthreshold leakage) disparou. Não dá mais para simplesmente subir o clock sem transformar o silício em uma usina térmica. A única saída foi a especialização de domínio (ASICs e TPUs) e o processamento paralelo em baixa precisão numérica (FP16, BF16 e FP8).
Só que os agentes trouxeram outro pesadelo: a explosão da janela de contexto. De acordo com os dados apresentados no evento, o volume de texto e estado que um modelo processa saltou de modestos 1.000 tokens nos benchmarks de 2023 para mais de 142.000 tokens nos fluxos de agentes atuais. Manter esse estado volátil entre milhares de ferramentas exige uma quantidade colossal de memória.
E aqui está o gargalo da física: memórias de alta largura de banda (HBM3e e a futura HBM4) são caras, difíceis de empacotar em interposers de silício (CoWoS) e têm tempos de espera de fabricação medidos em trimestres. Por outro lado, a DRAM convencional (DDR5 e LPDDR5X) possui capacidade abundante, mas sofre com latências de dezenas de nanossegundos. A transferência desse volume massivo de contexto entre a CPU e o acelerador esbarra nos limites dos barramentos PCIe Gen 5 e Gen 6.
É essa assimetria que forçou a Nvidia a lançar a arquitetura NVLink Fusion e os processadores Vera (equipados com 88 núcleos Arm customizados com a microarquitetura Olympus e memória LPDDR5X dedicada). Eles perceberam que, para manter a GPU alimentada, precisavam construir uma CPU de altíssimo IPC com memória de canal largo acoplada diretamente via interconexão coerente chip-to-chip (NVLink-C2C). Até a parceria de 5 bilhões de dólares anunciada com a Intel — confirmada pelo CEO Lip-Bu Tan durante a conferência — reflete a urgência da Nvidia em garantir capacidade fabril para CPUs customizadas de data center.
O Que Isso Muda para Quem Constrói Infraestrutura
Para quem trabalha com infraestrutura, servidores e engenharia de software de verdade, o recado de Santa Clara é cristalino:
- O hype do "GPU-only" acabou: Se você está desenhando clusters para agentes autônomos, investir todo o seu orçamento em placas aceleradoras e negligenciar o dimensionamento de CPU, barramentos PCIe e memória RAM é garantia de gargalo estrutural.
- Otimização em baixo nível voltou a ser rei: O tempo gasto em chamadas de sistema, a eficiência de sandboxes efêmeras (usando MicroVMs com KVM e Firecracker em vez de containers pesados) e o uso de chamadas assíncronas modernas no Linux (como
io_uring) impactam diretamente o custo por token executado. - Latência importa mais que throughput no loop de decisão: A capacidade da CPU de resolver branch prediction, manter cache L1/L2/L3 quente e despachar instruções sequenciais dita a responsividade do agente.
Enquanto a bolha financeira tenta vender IA como magia etérea, a realidade dos transistores, dos barramentos e dos sistemas operacionais continua soberana. Bem-vindo de volta ao mundo real da ciência da computação.
Fontes e referências técnicas:
- Broadband Breakfast: How Shifts in Computing from AI Are Changing Chip Architectures (AI Infra Summit 2026 Keynote)
- AI Infra Summit 2026: Official Santa Clara Convention Center Agenda and Proceedings
- NVIDIA Technical Brief: Next Gen Data Center Vera CPU and Olympus Architecture
- NVIDIA Technical Architecture: NVLink Fusion for Semi-Custom Heterogeneous AI Infrastructure
Tags: #Tecnologia #Hardware #EngenhariaDeSoftware #Computacao #Inovacao #Semicondutores #SistemasOperacionais #Processadores